تستخدم DDR3 SDRAM بنية معدل بيانات مزدوج لتحقيق عملية عالية السرعة.
بنية 8n-prefetch مع واجهة مصممة لنقل كلمتين بيانات لكل دورة ساعة في دبوس I / O.
عملية قراءة أو كتابة واحدة لـ DDR3 SDRAM تتكون فعلياً من نقل بيانات واحد 8n-bit واسع ، دورة أربع ساعات
في قلب الـ DRAM الداخلي وثمانية نقلات بيانات متطابقة بعرض n-bit ، دورة نصف ساعة واحدة في دبوس I / O.
يتم إرسال ضوء البيانات التفاضلية (DQS، DQS#) إلى الخارج، جنبا إلى جنب مع البيانات، للاستخدام في التقاط البيانات في مدخل DDR3 SDRAM
جهاز الاستقبال، DQS هو محاذاة مركزية مع البيانات ل WRITE.